Intel i960
Microprocesador Intel i960HA
|
|
| Producido | De 1984 a 2007[1] |
|---|---|
| Fabricante común |
|
| Max. CPU tarifa de reloj | 10 MHz a 100 MHz |
| Corazones | 1 |
Inteles i960 (o 80960) era un RISC-base microprocesador diseño que se hizo popular durante la década de 1990 como un incrustado microcontrolador, convirtiéndose en un best-seller CPU en ese campo, junto a la competencia AMD 29000. A pesar de su éxito, Intel cayó marketing i960 a finales de 1990 como un efecto secundario de un establecimiento con DEC en que Intel recibieron los derechos para producir el StrongARM CPU. El procesador continúa siendo utilizado en algunas aplicaciones militares.
Contenido
- 1 Origen
- 2 Arquitectura
- 3 i960 variantes
- 3.1 80960Kx
- 3.2 80960Cx
- 3.3 80960Jx
- 3.4 80960VH
- 4 Fallecimiento
- 5 Estado actual
- 6 Enlaces externos
Origen
El diseño i960 se inició como respuesta al fracaso de Intel iAPX 432 diseño de la década de 1980. El iAPX 432 fue pensada para apoyar directamente idiomas de alto nivel que apoyaron memoria etiquetada, protegida y recolección — tales como Ada y Lisp — en el hardware. Debido a su complejidad conjunto de instrucciones, su implementación multichip y defectos de diseño, el iAPX 432 fue muy lento en comparación con otros procesadores de su tiempo.
En 1984 Intel y Siemens inició un proyecto conjunto, llamado en última instancia BiiN, para crear un sistema informático orientado a objetos tolerante High-End programado enteramente en Ada. Muchos de los miembros del equipo original i432 se unió a este proyecto, aunque un nuevo arquitecto de plomo, Glenford Myers, lo trajeron de IBM. El mercado previsto para los sistemas BiiN fueron los usuarios de computadoras de alta confiabilidad tales como bancos, sistemas industriales y plantas de energía nuclear.
Importante contribución de Intel al sistema BiiN fue un nuevo diseño de procesador, influenciado por los conceptos de memoria protegida de la i432. El nuevo diseño incluye una serie de características que mejoran el rendimiento y evitar problemas que llevaron a la caída de la i432, que resultó en el diseño de i960. Los procesadores primero 960 entró en la fase final de diseño, conocido como salida de grabación, en octubre de 1985 y fueron enviados a la fabricación de ese mes, con las primeras virutas de trabajo al llegar a finales de 1985 y principios de 1986.
El esfuerzo BiiN finalmente fracasó, debido a las fuerzas del mercado, y el 960MX se quedó sin un uso. Myers tratado de salvar el diseño delineando varios subconjuntos de la arquitectura plena capacidad creado para el sistema BiiN. Intentó convencer a gestión de Intel al mercado el i960 (entonces aún conocido como el "P7") como un procesador de propósito general, ambos en lugar de la Intel 80286 y i386 (que con cinta de salida del mismo mes como el primer i960), así como el mercado emergente de RISC de Unix sistemas, incluyendo un lanzamiento a Steve Jobs para su uso en la Próxima sistema. Competencia dentro y fuera de Intel no sólo proviene del i386 campamento, sino también de la i860 procesador, sin embargo, otro diseño de procesador RISC surgiendo dentro de Intel en el momento. Myers no tuvo éxito en convencer a Intel de gestión para apoyar el i960 como un propósito general o procesador de Unix, pero el chip encontró un mercado listo en principios sistemas embebidos 32 bits de alto rendimiento.
Fue el arquitecto principal del i960 superscalarity Especialista Fred Pollack que también era el jefe de ingenieros de Intel iAPX 432 y el arquitecto principal del chip i686 Pentium Pro.[2]
Arquitectura
Para evitar los problemas de rendimiento que plagaron la i432, la arquitectura de conjunto de instrucciones i960 central era un diseño RISC, sólo implementado en su totalidad en el i960MX, y el subsistema de memoria realizó 33 bits amplia — en una palabra de 32 bits y un poco de "etiqueta" para indicar la memoria protegida. En muchas otras maneras el i960 siguió el original Berkeley RISC diseño, en particular en el uso de registro de windows, un número específicos de la implementación de las cachés de los registros por subrutina, permitiendo llamadas rutinarias rápidamente. La competencia La Universidad de Stanford diseño, comercializado como MIPS, no utilizó este sistema, confiando en el compilador generará llamada subrutina óptima y código de retorno en su lugar. En común con la mayoría diseños de 32 bits, el i960 dispone de un espacio de memoria plana de 32 bits, no segmentación de memoria. La arquitectura i960 también anticipa un superescalar implementación, con instrucciones de ser enviados simultáneamente a más de una unidad dentro del procesador.
i960 variantes
El "completo" i960MX Nunca fue lanzado para el mercado no militares, pero el idéntico i960MC fue utilizado en aplicaciones embebidas High-End. El i960MC incluye todas las características del sistema BiiN original, pero estos simplemente no fueron mencionados en la literatura, llevando a muchos a preguntarse por qué el i960MC era tan grande y no habían tantos alfileres con la etiqueta "conecta".
80960Kx
Una versión de la RISC de la base sin la gestión de memoria o una FPU se convirtió en el i960KA, y se convirtió en el núcleo RISC con el FPU del i960KB. Las versiones eran, sin embargo, todas idénticas internamente — sólo el etiquetado era diferente. Esto significó que las CPU eran mucho más grandes de lo necesario para los conjuntos de características "apoyados en realidad" y como resultado, más caro de fabricar que necesitaban ser.
El i960KA llegó a ser acertado como un procesador de 32 bits de bajo costo para el mercado de impresoras láser, así como en cuanto a los primeros terminales gráficos y otras aplicaciones embebidas. Su éxito pagado para las generaciones futuras, que quitó el subsistema de memoria compleja.
80960Cx
El i960CAprimero anunció en julio de 1989, fue la primera implementación RISC pura de la arquitectura i960. Se contó con un nuevo diseño núcleo RISC superescalar y agregó una caché de la en-viruta direccionable inusual, pero carecía de un FPU y MMU, como estaba pensada para aplicaciones embebidas de alto rendimiento. El i960CA es ampliamente considerado como para haber sido el primer single-chip superescalar Implementación de RISC. La serie C sólo incluyó una ALU, pero podría despachar y ejecutar una instrucción aritmética, una referencia de memoria y una instrucción de rama al mismo tiempo y sostener dos instrucciones por ciclo bajo ciertas circunstancias. Las primeras versiones lanzadas corrió a 33 MHz y Intel promueve el chip capaz de 66 MIPS. La microarquitectura de i960CA fue diseñada en 1987 – 1988 y anunció formalmente el 12 de septiembre de 1989. Más tarde, el i960CF incluye una unidad de coma flotante, pero continuó para omitir una MMU.
80960Jx
El 80960Jx es un procesador para aplicaciones embebidas. Cuenta con bus de 32 bits dirección/datos multiplexados, caché de instrucciones y datos, en el chip RAM 1K, controlador de interrupción y dos temporizadores independientes de 32 bits. Testability características de la 80960Jx una vez límite y el modo (emulación de circuitos) scan)JTAG).
80960VH
Anunció en octubre de 1998 aparece procesador i960VH Embedded-PCI 32 bits a 33 MHz PCI núcleo de procesador i960JT autobuses y 100 MHz. El núcleo también contó con 16 KB de caché de instrucciones, 4 KB de memoria caché de datos y 1 KB de RAM incorporado. Otras características principales incluyen dos temporizadores de 32-bit, controlador de interrupción programable, I²C interfaz y un controlador DMA de dos canales.
Fallecimiento
Intel intentó reforzar el i960 en el mercado de controlador de dispositivos de I/O con el I2O estándar, pero esto tuvo poco éxito y finalmente se terminó el trabajo de diseño. A mediados de los 90 su relación precio/rendimiento había caídos detrás de chips compiten de diseño más reciente, y Intel nunca produjo una versión reducida del consumo de energía que podría ser utilizada en sistemas de baterías.
En 1990 el equipo i960 fue redirigido para ser el "segundo equipo" trabajando en paralelo sobre futuro i386 implementaciones — específicamente el procesador P6, que más tarde se convirtió en el Pentium Pro. El proyecto i960 fue enviado al equipo de desarrollo de otro, más pequeño, esencialmente asegurando su desaparición definitiva.
Estado actual
Debido a su alto rendimiento en el cálculo XOR los valores, la familia de procesadores Intel 960 se utiliza a menudo para controlar High-end, RAID-capaz SCSI tarjetas de adaptador de host de matriz, así como Digital equipo/Compaq/HP de SCSI de alto rendimiento del disco y DSSI y, finalmente, Fibre Channel Controladoras RAID HSx serie independiente [3]
Un i960RS de la viruta también poderes Adaptecde AAR-2400A regulador, que utiliza cuatro productos básicos ATA paralelo unidades para construir un asequible RAID-5 protegida sistema de almacenamiento tolerante a fallas para estaciones de trabajo y servidores pequeños PC.
Los 960 de Intel también fue utilizado en algunos Brocado Fibre Channel interruptores para ejecutar Fabric OS.
También se utiliza en la arquitectura Intel 960 máquinas tragaperras. Actualmente se encuentran en IGTes paso a paso S2000 y familia video i960. También fue utilizado como la CPU principal del Sega famoso Modelo 2 serie de placas de arcade.
El indio HAL Tejas MMR de avión ligero de combate (radar multimodo) se dice que usar el i960. Adopción plena de la HAL Tejas en Fuerza aérea India servicio sólo podría ocurrir alrededor de 2010.
El Organización de investigación espacial de la India (ISRO) se dice que utiliza el chip en sus ordenadores de a bordo de sus vehículos de lanzamiento.
Procesador Intel 960 también se utiliza en Ayuda de ploteo Radar automático Entretela juntas (ARPA) radares De Kelvin Hughes.
También fue utilizado en algunos HP X-terminales.
Algunos SATA RAID los controladores utilizan Intel 80303 IOP (procesador de E/S inteligente) que integra puente PCI a PCI, controlador de memoria y núcleo de CPU 80960JT-100.
Enlaces externos
- Página Intel i960
- i960 imágenes y descripciones de cpu-collection.de
- Guía de Intel i960 ID
- Manual de referencia de arquitectura BiiN CPU (describe el conjunto de instrucciones de i960MX), autoría Randal L. Schwartz
- ^ "Intel cobra en chips de antiguas".
- ^ Dvorak.org
- ^ https://www.dectrader.com/on_platform-StorageWorks-Seminar-by-Kevin-Schumacher-Mark-DiFabio-op.html En las notas de plataforma Storageworks seminario
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
||||||
|
||||||||||