Computadora de conjunto de instrucciones extensible

El EISC (Extensible instrucción Set Computer) es un código comprimido procesador arquitectura para incrustado aplicaciones. Tanto las propiedades de RISC arquitectura, sencillez y CISC procesador de prescindibilidad. La arquitectura es desarrollada por Advanced Digital Chips Inc., Seúl, Corea. <https://www.ADC.co.kr>

Conjunto de instrucciones extensible

En aplicaciones integradas, densidad de código es un gol de oro ya que mayor densidad de código significa menos tráfico de memoria y área de tintas para memoria encajada puede reducirse. Para mejorar la densidad de código, código comprimido arquitecturas han aparecido tales como PULGAR por BRAZO y MIPS16 por MIPS y así sucesivamente. En pocas palabras, código comprimido arquitecturas tienen instrucciones de longitud más cortas para el control de la ruta de datos. Muchas arquitecturas código comprimido sufren de campos operando inmediato insuficiente.

Mientras que lograr código alta densidad y una tasa de acceso de memoria baja, la arquitectura EISC adopta una novela y un escueto esquema para resolver el problema de campos operando inmediato insuficiente de las arquitecturas de código comprimido. El EISC utiliza una instrucción de 16 bits de longitud fija eficiente para procesamiento de datos de 32 bits. Para resolver el problema de campos insuficiente operando inmediato de manera concisa, EISC utiliza una instrucción independiente llamada registro de extensión de carga (LERI), que consiste en una operación de 2 bits y un valor inmediato de 14 bits.

La instrucción de LERI extiende el campo inmediato por la carga de un valor inmediato a un registro especial llamado el registro de la extensión. Mediante el uso de las instrucciones de LERI, la arquitectura EISC puede hacer el código del programa más compacto que las arquitecturas de competencia, puesto que la frecuencia de las instrucciones de LERI es menos del 20% en muchos programas. Además, EISC no requieren instrucciones para cambiar su modo de procesador entre la instrucción comprimido y la instrucción normal mode. (Para arquitecturas competidoras, instrucciones adicionales cambio de modo se agregan a usar instrucciones específicas tales como instrucciones de MAC).

Familia de arquitectura del conjunto de instrucciones

El EISC dispone de 16 bits, 32 bits y familia arquitectura de conjunto de instrucciones de 64 bits. Existen series AE (EISC avanzada) y SE (EISC simple).

• SE1608: familia EISC simple 16 bits. arquitectura de conjunto de instrucciones 3-operando. No una arquitectura de código comprimido pero también utiliza la instrucción LERI apoyen plenamente el valor inmediato de 16 bits diretly.

• SE3208: familia EISC simple 32 bits. arquitectura de conjunto de instrucciones 3-operando. propósito general 8 registros (GPRs).

• AE32000: 32 bits familia EISC avanzada para el mercado de microinformática incrustado. arquitectura de conjunto de instrucciones 2-operando. 16 GPRs. También tiene capacidad de SIMD-DSP. La nueva arquitectura del conjunto de instrucciones es AE32000C (AE32000-revisión C).

• AE64000: familia EISC avanzado 64 bits incrustado microtratamiento mercado especialmente robot y mercado multimedia.

Clase	Núcleo	Proceso	Reloj Freq.	IPC promedio	Pico MIPS	Recuentos de puerta	Consumo de energía (@0.18 μm)	Tuberías	SIMD-DSP
SE	SE1608	CPU de 16 bits	MHz@0.18 70 μm			8K		3 etapas
	SE3208	CPU de 32 bits	MHz@0.18 70 μm			13K		3 etapas
AE	AE32000C-pequeño		hasta 100 μm MHz@0.18	sobre 0.8	110 MIPS@100 MHz	26-30K	bajo 0,15 mW/MHz	3 etapas
	AE32000C-Lucida		hasta 150 μm MHz@0.18	sobre 0,87	145 MIPS@130 MHz	50-88K	debajo de 0.30 mW/MHz	5 etapas	SIMD-DSP
	AE32000C-Emperatriz		hasta 300 μm MHz@0.13	sobre 0.78		120K	bajo 0.38 mW/MHz	9 etapas	SIMD-DSP

Véase también

• Unidad central de procesamiento
• Arquitectura de computadores
• Ingeniería Informática

Enlaces externos

Enlaces relacionados

• ADChips Inc., el inventor del procesador EISC
• Descripción de la tecnología EISC en ADCUS inc.
• EISC Studio2: Environment(IDE) integrado de desarrollo software libre para procesador EISC (sistema operativo compatible: Windows)
• ECOMI: Precompilado CrossCompiler Toolchain para procesador de 32 bits EISC AE32000 serie (necesita Cygwin bajo Windows)

Artículos relacionados

• Conjunto de instrucciones extensible alto performance computing
• AE32000B: un núcleo completamente sintetizable 32 bits microprocesador encajado en ETRI Journal, volumen 25, número 5, octubre de 2003
• Un microprocesador encajado 32-bit DSP mejorado
• "Una etiqueta automatizada, reconfigurable, de baja potencia RFID" compara la arquitectura EISC con otras arquitecturas
• Diseño de una unidad DSP de 32 bits incrustados EISC microprocesador
• Soportes para procesar los datos de los medios de comunicación en procesadores embebidos

Otras Páginas

• HousePriceCrash
• Kapsch CarrierCom AG
• Motor de reservas por Internet
• Bridgepoint educacion
• American Heritage University of Southern California
• Economia del bienestar
• Corazon (Medicina China)