EnSilica
|
Una importante contribución a este artículo parece tener un cerrar conexión con su tema. (Abril de 2010) |
|
Este artículo Necesita referencias adicionales para verificación. (Abril de 2010) |
| Tipo | Privado |
|---|---|
| Industria | Industria de semiconductores |
| Fundada | 2001 |
| Sede | Wokingham, Berkshire, UK |
| Productos | Microprocesador corazones |
| Sitio web | www.EnSilica.com |
EnSilica es un diseño de servicios y Core IP empresa con sede en WokinghamREINO UNIDO. Es conocido por su eSi-RISC configurable microprocesador corazones para Sistema-en-un-chip diseños. Además es un reconocido proveedor de comunicaciones IP bajo el nombre de familia eSi-comunicaciones.
Contenido
- 1 Historia
- 2 eSi-RISC
- 3 eSi-comunicaciones
- 4 Enlaces externos
Historia
EnSilica fue creada en 2001 por un grupo de profesionales del semiconductor que habían trabajado en ingeniería y cargos directivos en varias empresas globales de telecomunicaciones. Sus conocimientos de comunicaciones ASICs establecieron la empresa como un proveedor líder de servicios de diseño para la industria de alta tecnología de Reino Unido.
La empresa ha crecido en su sitio de Wokingham y ahora incluye un centro de diseño experto regional en Cambridge. La empresa cuenta con regularidad en artículos de electrónica semanal, Cambridge Wireless, suroeste del silicio y el Instituto Nacional de microelectrónica.
eSi-RISC
EnSilica desarrolla suave procesador IP para su uso en los diseños de chip sintetizada, específicamente sistemas embebidos bajo el nombre de familia eSi-RISC. EnSilica licencias de su tecnología de núcleo de procesador configurable y ofrece tres configuraciones estándar eSi-1600, eSi-3200 y eSi-3250 así como arquitecturas personalizadas.
El eSi-1600 16-bit CPU la base es un procesador de bajo costo, de baja potencia ideal para su integración en ASIC o FPGA diseños. Ofrece un rendimiento similar al más costosas CPU de 32 bits mientras que teniendo un sistema de coste comparable a la de CPU de 8 bits. Ahorro de energía significativo es posible en comparación con CPU de 8 bits como aplicaciones requieren mucho menos ciclos de reloj para ejecutar.
El núcleo de CPU de 32 bits de eSi-3200 es un procesador extremadamente pequeño, bajo costo, baja potencia ideal para su integración en los diseños ASIC o FPGA con recuerdos de la en-viruta. El eSi-3200 es particularmente apto para aplicaciones de control embebido.
La CPU de 32 bits de eSi-3250 es el miembro superior-de-la-gama de la familia de eSi-RISC de núcleos de procesador. Está dirigido específicamente para aplicaciones con alto rendimiento y requisitos de memoria de gran capacidad.
Para aplicaciones donde se requiere de alto rendimiento, el gasoducto de cinco etapas permite frecuencias de reloj alta debe ser alcanzado. Mientras que las instrucciones más efectivamente ejecutan en un ciclo de reloj único, la tubería profunda permite el compilador de C y C++ programar instrucciones independientes tales que las instrucciones que pueden tomar varios ciclos para ejecutar, parecen tomar sólo un ciclo de reloj. Predicción de bifurcaciones estática se emplea para reducir al mínimo el costo de la instrucciones de rama.
El conjunto de instrucciones eSi-RISC incluye instrucciones de aritméticas y lógicas (incluyendo cambio de cañón, multiplicar y dividir), comparaciones, carga y tiendas, sucursales y llamadas así como instrucciones para controlar las interrupciones y entrar en Estados de energía inferiores nivel del sistema. También hay una serie de instrucciones opcionales y abordar los modos que pueden ser seleccionados, una aplicación específica es necesario les.
Una serie de instrucciones está reservada para permitir al usuario utilizar lógica definida por el usuario mediante una sencilla interfaz. Esto permite para que el funcionamiento de otra manera inalcanzable al ser alcanzado por muchos bucles internos de software. Las instrucciones se codifican en 16 o 32 bits, dependiendo del tamaño de los operandos y el tipo de instrucción. Todas las instrucciones comúnmente usadas pueden ser codificados en 16 bits. Esto asegura que se logra densidad alta código, minimizando la memoria accesos para ayudar a conservar la energía.
La cadena de herramientas para eSi-RISC se basa en el estándar de la industria GNU toolchain, que incluye un optimización del compilador C y C++, ensamblador, enlazador, depurador, utilidades de simulador y binario. Todas estas herramientas pueden ser impulsadas por el personalizables Eclipse IDE. El depurador se puede conectar a la CPU de destino o vía JTAG o una interfaz serial. Se suministran librerías completas de C y C++. La cadena de herramientas está disponible para servidores Windows y Linux.
eSi-comunicaciones
Licencia de EnSilica una amplia gama de comunicaciones IP específicamente para moderno COFDM sistemas de comunicación. Estos incluyen críticas Demodulación y Corrección de errores hacia adelante módulos tales como Rápida de Fourier, Decodificador de Viterbi y Reed Solomon decodificador. Estos núcleos IP pueden ser usada independiente o integración en un subsistema de SoC con el procesador RISC-eSi.
Enlaces externos
- Sitio web oficial
- UNA GUÍA PARA NÚCLEOS DE CPU Y PROCESADOR IP. Centrándose en la CPU, DSP y GPU. Tercera edición. Kevin Krewell y J. Scott Gardner, de abril de 2012. Sección "EnSilica"